(15) 日本国特特厅 (JP) (12) 公開特許公報 (A) (11) 特許出版公開委号

特開平7-312405

(43)公開日 平成7年 (1995) 11月28日


| (51) lat. C1. * HOIL 23/SO | 推別記号 | 庁内整理委号 | FI | | | 技術表示齿形 |
|-------------------------------|----------------|-----------------|----------|----------------------|--------------|----------------|
| 21/60 | 311 6 2 | 6918-4 X | | | | 双帆表示图 员 |
| 23/21 | | 8617-4H | | | | |
| | | 8617-4M 等宏数次 | 未经求 数字 | 犬項の飲る O L | (全5頁) | 最終質には |
| (21)出版委号 | 特斯平6-1023 | | | . 0000051 | | |
| (22) 出駐8 | · 平成6年(1994 |)5月17日 | | 株式会社日立章 | | |
| | | _ | (71)出版人 | 東京都千代田区 0002331 | 甲田駿何台四 69 | 丁目6番地 |
| | | | | 株式会社日立マ | | |
| | | | (72) 発明者 | 東京都小平市上末 金本 光一 | k本町5丁目 | 2 2 番 1 号 |
| | | | | 東京都小平市上水 | | |
| | | | (72) 発明者 | 株式会社日立製作 西田 株文 | 所半導体事; | 東部内 |
| | | | | 東京都小平市上水 | | |
| | | ı | (74)代理人 | 株式会社B立マイ 弁理士 秋田 収 | コンシステ』 文 | 4.内 |
| | | | | | | 最終質に戻く |

(54) 【発明の名称】半導体装置

(57) 【夏約】

【目的】 半導体装置の基板実装における実装効率を向

【構成】 半導体チップとそれに電気的に接続された内 部リードを相指で対止した準導体装置であって、前記半 **等体装置の封止樹脂部の底面もしくは、上面から内部リ** ードの一部を突出させる。



【特許請求の範囲】

【政求項1】 半導体チップとそれに電気的に接続され た内部リードを削縮で封止した半導体装置であって、前 記半導体装置の封止樹蠶部の底面もしくは、上面から内 郎リードの一郎を突出させることを特配とする半導体装 置.

.【請求項2】 前記半導体チップと内部リードとはパン ブモ介して電気的接続して成ることを特徴とする健衆項 1 に記載の半導体装置。

【森求項3】 半導体チップとそれに電気的に接続され 18 リードの一郎を突出させる。 た複数のリードを勧励で封止して成る年場体装置であっ て、樹ि君上体の一主面部に、それぞれのリードの妖塚 の一部がレジンにより埋め込まれ、その埋め込まれたり ード主面が半路体チップとの電気的性疑感もなし、それ ぞれリードの他部がレジンから貫出し、その貸出した他 主面が外部リードをなしていることを特徴とする半導体

【兒明の詳細な説明】

[0001]

有効な技術に関するものである。

[0002]

【従来の技術】従来の半導体装置には、一般に内部リー ドと半導体チップモワイヤで接続したものとパンプで接 妖するものとがあり、それら外部リードはともに半導体 装置の対止樹脂部の倒面から突出した構造を持つ。

[0003]

【発明が解佚しようとする課題】本発明者は、上記従来 技術を検討した結果、以下の問題点を見いだした。

年のダウンサイジングに伴い、半導体装置を搭載する基 仮のサイズ等を縮小する必要がでてきた。このため、半 導体装置のサイズを縮小する事で基板の実装効率を上げ て善板サイズを縮小してきた。

【0005】この半導体装置の縮小は、主に半導体チッ ブの転小によりなされたものであり、外部リードはその 遅小の対象とはなっていなかった。

【0006】 このため、茎板上の半導体装置の外部リー ドが占める面積に対する紹小対策はなされていないのが 現状である。

【0007】 したがって、従来の半導体装置における外 部リードは、一般に半導体装備の対止整配部の側面から 突出した横進を持っていることから、その對止樹脂節の 斜面から突出した外部リードの分だけ実装面積を余分に とり、基板実装における実装効率が悪いという問題点が

【0008】本発明の目的は、半導体装置の基質実装に おける実装効率を向上することが可能な技術を提供する ことにある。

な特徴は、本明経帯の記述及び抵付図面によって明らか

100101

【政想を解決するための手段】本既において開示される 発明のうち、代表的なものの概要を筋単に説明すれば、 下足のとおりである。

【0011】半導体チップとそれに意気的に接続された 内部リードを製館で対止した半導体装置であって、 前記 半導体装置の封止樹脂部の底面もしくは、上面から内部

[0012]

【作用】上送した手段によれば、半導体チップとそれに 電気的に接続された内部リードを開放で封止した半導体 装置であって、前記半導体装置の対止徴撃部の底面もし くは、上面から内部リードの一部を発出させることによ り、半導体装置の封止樹脂部の占める面積内に外部リー ドが収まり、従来の外部リードの突出によって余分にと られていた実装面杖を縮小できるので、半幕体装置の基 【産業上の利用分野】本発明は、半導体装置に適用して 20 【0013】以下、本発明の保成について、実施例とと もに説明する。

【0014】なお、実施例を改明するための全図におい て、周一蔵能を有するものは周一符号を付け、その接り 返しの説明は書稿する。

[0015]

【実施例】図【は、本兄明の一実施例である半導体装置 の構造を説明するためのものである。

【0016】鬱1に示した本実施例の半導体装置は長方 【〇〇〇4】 近年の半点体装置を使用したシステム機器 30 3 に長辺側からみた側面図、図 4 に底面からみた平面図 影型であり、簡2に長方形の短辺剣からみた剣面図、図 をそれぞれ示す。

[0017] 園1~図4において、1は内部リード部 分、2はパンプ、3はチップ、4は樹脂封止部、5は外 部リード部分をそれぞれ示す。"

【0018】本実統例の半導体装置は、図1に示すよう に、 リードに食差が設けられており、内部リードとして 協能する内部リード部分1と外部リードとして機能する 外部リード部分5とからなる。

【0019】このリードの絵蓋は、リードの内部リード (8) 配分1モハーフエッチしたり、リードを段違いに2枚貼 り合わせて切断することによって持られる。

【0020】雑配針止部4内においては、内部リード部 分1上に致けられた。何えば半田より成るパンプ2が設 けられ、そのパンプ2を介して半路体チップ3と電気的 に接続されている。なお、このときの内部リード部分! と半導体チップ3を電気的に接続する年齢として、半導 体チップ3倒にあらかじめ設けたパンプであってもよ い。また、ワイヤ年を用いてもよい。

【0009】本発明の前紀ならびにその他の目的と新規(50)から突出する外部リード部分5位、高低平に面付け実施

【0022】これにより、従来、樹脂封止點4の側面部 から突出していた外部リードの分だけ、実装スペースモ 切り詰めたり、他の邸品等の実装に割り当てたりするこ とが可能になる。

3

【0023】次に、図5を用いて、本実筋例の半導体装 筐のリードフレームについて紋明する。

【0024】図5において、3Aは大きめの半導体チッ プ. 3Bは小さめの半導体チップ. 2Aは大きめの半導 体テップと内部リード部分を接合するパンプ、2 Bは大 10 上面から内部リードの一部を突出させることにより、半 きめの半導体チップと内部リード部分を抜合するパンプ ・・・モモれぞれ示す。

【0025】図5に示すように、本実施例の半導体装置 のリードフレームの形状は、フレームの中心付近から内 .郎リードが放射上に広がっている。

【0026】これにより、破綻で示した異なるサイズの 半導体チップである大きめの半導体チップ3Aを搭載す る場合でも、小さめの半導体チップ3Bを搭載する場合 でも、各半導体チップ3A.3Bのパッド位置を内部リ ード1上の校紋可能位置に変更し、その位置にパンプ2 28 【0036】 A. 2Bを放けることで半導体チップ3A.3Bと内部 リード部分1とを接続できる。このパンプ連用による内 郎リードと半導体チップとの電気的な技統はワイヤ接続 では得られない有用な手載である。

【0027】すなわち、本実路例のリードフレームーつ で多種の半導体チップを適用できる。

【0028】次に、本発明の他の実施例を図6と図7に 示す。

【0029】図6に示す半導体装置の何は、前述の個1 分の段差をなくしたものであり、内部リードと外部リー ドモ共用化したリードを設けてある。すなわち、本実施 何によれば、リードの彼耳のほぼ2/3がレジンにより 埋め込まれ、その埋め込まれたリードー主面(上面)が 半導体チップとの電気的装鉄部をなし、一方、リードの 歓摩のほぼ1/3がレジンから奪出、その奪出した飽主 面は実装基板への接続端子、つまり外部リードとなる。

【0030】これにより、実装時における基板と外部リ ードの接触部分の面積を確保できるとともに、確型化パ ッケージが得られる。リードフレームに段差をつけなく (4) の頃造を説明するための図である。 てもよくなる。

【0031】図7に示す半導体装置の例は、前述の眼上 に示した半導体装置の半導体チップ3上に放熱用フィン 6 を設け、半導体チップから発せられる熱を逃がしてや ろものである.

【0032】なお、本実施的は長方形型の半導体装置を それぞれ取り挙げたが正方思型の半導体装置についても 何様である。

[0033] また、本実箱例のCOL (CHIP ON LEAD)構造の半導体装置は、底面から外部リード を突出させた例を取り挙げたが、LOC(LEAD O NCHIP)構造等の半導体装置においては、上面から 外部リードを突出させる。

【0034】したがって、半導体チップとそれに電気的 に接続された内部リードを制程で封止した半導体装置で あって。前記半導体装置の封止樹脂部の底面もしくは、

等体装置の針止鬱腹幕の占める面積内に外部リードが収 まり、従来の外部リードの突出によって余分とられてい た実装面積を繋小できるので、半導体装図の基板実装に おける実装効率を向上することが可能となる。

【0035】以上、本兒朝者によってなされた発明を、 和記実範例に基づき具体的に説明したが、本発明は、前 記案施例に限定されるものではなく、その契旨を途収し ない範囲において種々変更可能であることは勿論であ

【発明の効果】本額において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、下 足のとおりである。

【0037】半導体チップとそれに電気的に接続された 内部リードを樹脂で封止した半導体装置であって、 前記 半導体装置の針止樹脂部の底面もしくは、上面から内部 リードの一部を突出させることにより、半導体装置の封 止樹져郎の占める面積内に外部リードが収まり、従来の 外部リードの突出によって余分とられていた実装面積を に示した半導体装置の内部リード部分1と外部リード部 20 総小できるので、半導体装置の基板実装における実装効 率を向上することが可能となる。

【図面の簡単な説明】

【図1】本発明の一実施例である半導体装置の構造を設 明するための図である。

【図2】本実施例の半導体装置の側面図である。

【図3】本実施例の半導体装置の側面図である。

【図4】本実筋例の半導体装置の底面からみた平面図で


【図5】 本実統例の半導体装置におけるリードフレーム

【図6】本発明の他の実施例である半導体装置の構造を 級明するための図である。

【図7】本発射の他の実施例である半導体装置の構造を 説明するための図である。

【符号の数例】

1…内部リード部分、2…パンプ、3…チップ、4…樹 斯封止群、5…外部リード部分、6…放然用フィン。



= :;

プロントページの続き

(\$1) [mi, Ci, 4 数别記号 厅内至理委号 F [

ROIL 21/92

技術表示箇所

(72)発明者 角谷 彩朗

東京都小平市上水本町5丁目20番1号 株式会社日立製作所半導体事業部内

Japanese Patent Laid-Open Publication No. Heisei 7-312405

[TITLE OF THE INVENTION]

Semiconductor Device

5

10

[CLAIMS]

- 1. A semiconductor device including a semiconductor chip, inner leads electrically connected to the semiconductor chip, and a resin encapsulate adapted to encapsulate the semiconductor chip and the inner leads, wherein each of the inner leads is partially protruded from a lower surface or an upper surface of the resin encapsulate.
- 2. The semiconductor device in accordance with claim
 1, wherein the inner leads are electrically connected to
 the semiconductor chip by bumps, respectively.
- 20 chip, a plurality of inner leads electrically connected to the semiconductor chip, and a resin encapsulate adapted to encapsulate the semiconductor chip and the inner leads, wherein each of the inner leads is encapsulated at a portion of the thickness thereof while being exposed at the remaining portion thereof in such a fashion that it has an

encapsulated main lead surface serving as an electrical connection to the semiconductor chip, and an exposed main lead surface positioned opposite to the encapsulated main lead surface, the exposed main lead surface serving as an outer lead.

[DETAILED DESCRIPTION OF THE INVENTION] [FIELD OF THE INVENTION]

5

15

20

25

The present invention relates to a technique 10 effective if applied to semiconductor devices.

[DESCRIPTION OF THE PRIOR ART]

In conventional semiconductor devices, a semiconductor chip is typically connected with inner leads by means of wires or bumps. Such a semiconductor device has a structure in which outer leads are laterally protruded from an encapsulate.

[SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

After reviewing the prior art, the inventors have found the following problems. A down-sizing of recent system appliances using semiconductor devices has resulted in a requirement to reduce the size of circuit boards on which semiconductor devices are mounted. To this end, attempts to reduce the size of semiconductor devices have

been made in order to achieve an improvement in the mounting efficiency of circuit boards resulting in a reduction in the size of those circuit boards.

In most cases, such a reduction in the size of semiconductor devices have been achieved by reducing the size of semiconductor chips. For such a reduction in the size of semiconductor devices, outer leads have not been the subject of interest. That is, there has been no attempt to reduce the area occupied by outer leads of a semiconductor device on a circuit board. Since conventional semiconductor devices have a structure in which outer leads are laterally protruded from a resin encapsulate, they have a mounting area increased by the area of the outer leads laterally protruded from the resin encapsulate. As a result, the conventional semiconductor devices involve a problem in that the mounting efficiency thereof on a circuit board is degraded.

An object of the invention is to provide a technique capable of improving the mounting efficiency of a semiconductor device on a circuit board.

Other objects and novel features of the present invention will become more apparent after a reading of the following detailed description when taken in conjunction with the drawings.

25

5

10

1'5

20

[MEANS FOR SOLVING THE SUBJECT MATTERS]

A representative of inventions disclosed in this application will now be summarized in brief.

In a semiconductor device in which a semiconductor

chip and inner leads electrically connected to the

semiconductor chip are encapsulated by resin, each of the

inner leads is partially protruded from a lower surface or an upper surface of the resin encapsulate.

For a semiconductor device in which a semiconductor chip and inner leads electrically connected to the semiconductor chip are encapsulated by resin, the present invention can improve the mounting efficiency of the semiconductor device on a circuit board by protruding a portion of each inner lead from the lower or upper surface of the resin encapsulate in such a fashion that the outer leads of the semiconductor device are received in an area occupied by the resin encapsulate, thereby reducing the mounting area of the outer leads by the area of outer leads laterally protruded from a resin encapsulate in the case of conventional semiconductor devices.

Now, the present invention will be described in detail in conjunction with embodiments thereof.

In the drawings associated with the embodiments, elements having the same function are denoted by the same reference numeral, and repeated description thereof will be omitted.

[EMBODIMENTS]

5

10

15

20

25

30

Fig. 1 is a view illustrating a semiconductor device having a structure according to an embodiment of the present invention. The semiconductor device according to the embodiment of the present invention shown in Fig. 1 has a rectangular structure. Fig. 2 is a side view of the semiconductor device when viewed at the shorter side of the rectangular structure. Fig. 3 is a side view of the semiconductor device when viewed at the longer side of the rectangular structure. Fig. 4 is a plan view of the semiconductor device when viewed at the bottom.

In Figs. 1 to 4, the reference numeral 1 denotes

possible to reduce the mounting space of the semiconductor device by the area of outer leads laterally protruded from a resin encapsulate in the case of conventional semiconductor devices. Otherwise, this area may be used to mount other elements.

5

10

15

20

25

Now, a lead frame included in the semiconductor device according to the present embodiment will be described in conjunction with Fig. 5.

In Fig. 5, the reference numeral 3A denotes a larger semiconductor chip, 3B a smaller semiconductor chip, 2A bumps for coupling inner leads to the larger semiconductor chip, and 2B bumps for coupling the inner leads to the smaller semiconductor chip, respectively.

As shown in Fig. 5, the lead frame of the semiconductor device according to the present embodiment has a structure in which inner leads extend radially around an area near the center of the lead frame. Accordingly, any one of the semiconductor chips having different sizes, that is, the larger semiconductor chip 3A and smaller semiconductor chip 3B indicated by phantom lines, can be connected with the inner lead portions 1 by shifting each pad position of the semiconductor chip 3A or 3B to a position where the semiconductor chip 3A or 3B can be connected to the inner leads 1, and providing a bump 2A or 2B at the shifted position. The electrical connection

between the inner leads and the semiconductor chip obtained by use of bumps as mentioned above provides an useful effect which cannot be expected in the case using wire connection. That is, one lead frame, which is configured in accordance with the present embodiment, can be applied to a variety of semiconductor chips.

5

Referring to Figs. 6 and 7, other embodiments of the present invention are illustrated, respectively.

In a semiconductor device according to the embodiment 10 of Fig. 6, there is no step between the inner and outer lead portions 1 and 5 of each lead, as compared to the semiconductor device of Fig. 1. In this case, semiconductor device includes leads each serving as both the inner and outer leads. In accordance with this embodiment, about 2/3 of the thickness of each lead is 15 encapsulated by resin. One main surface of each lead, namely, the encapsulated main surface (upper surface), serves as an electrical connection to the semiconductor chip. About 1/3 of the thickness of each lead is exposed 20 from the resin. The other main surface of each lead, namely, the exposed main surface, serves as a connection terminal to a mounting circuit board, for example, an outer lead.

In accordance with such a structure, it is possible to secure the area, where the outer leads can be connected

to the circuit board, upon the mounting of the semiconductor device. Furthermore, a thin package can be produced. In accordance with this embodiment, it is also unnecessary to provide a stepped lead structure for the lead frame.

5

In a semiconductor device according to the embodiment of Fig. 7, radiation fins 6 are provided on the semiconductor chip 3 shown in Fig. 1 in order to radiate heat generated from the semiconductor chip 3.

Although the above embodiments have been described as being applied to rectangular semiconductor devices, they may also be applied to square semiconductor devices. Also, the above embodiments have been described as being applied to a semiconductor device having a COL (Chip On Lead) structure to protrude outer leads thereof from the lower surface of the encapsulate. In the case of a semiconductor device having an LOC (Lead On Chip) structure, outer leads thereof are protruded from the upper surface of the encapsulate.

For a semiconductor device in which a semiconductor chip and inner leads electrically connected to the semiconductor chip are encapsulated by resin, the present invention can improve the mounting efficiency of the semiconductor device on a circuit board by protruding a portion of each inner lead from the lower or upper surface

of the resin encapsulate in such a fashion that the outer leads of the semiconductor device are received in an area occupied by the resin encapsulate, thereby reducing the mounting area of the outer leads by the area of outer leads laterally protruded from a resin encapsulate in the case of conventional semiconductor devices.

Although the preferred embodiments of the invention have been disclosed for illustrative purposes, those skilled in the art will appreciate that various modifications, additions and substitutions are possible, without departing from the scope and spirit of the invention as disclosed in the accompanying claims.

[EFFECTS OF THE INVENTION]

5

10

20

25

Effects obtained by a representative one of the inventions disclosed in this application will now be described in brief.

For a semiconductor device in which a semiconductor chip and inner leads electrically connected to the semiconductor chip are encapsulated by resin, the present invention can improve the mounting efficiency of the semiconductor device on a circuit board by protruding a portion of each inner lead from the lower or upper surface of the resin encapsulate in such a fashion that the outer leads of the semiconductor device are received in an area occupied by the resin encapsulate, thereby reducing the mounting area of the outer leads by the area of outer leads laterally protruded from a resin encapsulate in the case of conventional semiconductor devices.